為了幫助考生順利通過2013年質(zhì)量工程師考試，小編特編輯整理了2013年質(zhì)量工程師考試科目《中級理論與實(shí)務(wù)》知識點(diǎn)，希望在2013年中級質(zhì)量工程師考試中，助您一臂之力！

集成電路電源分配系統(tǒng)的用途是提供晶體管執(zhí)行芯片邏輯功能所需的電壓與電流。在0.13微米以下工藝技術(shù)時，IC設(shè)計(jì)師不能再想當(dāng)然地認(rèn)為VDD和VSS網(wǎng)絡(luò)設(shè)計(jì)是正確的，必須進(jìn)行詳盡的分析才能確認(rèn)他們的電源分配方法是否真的具有魯棒性。VDD網(wǎng)絡(luò)上的電壓下降(IR)和VSS網(wǎng)絡(luò)上的地線反彈會影響設(shè)計(jì)的整個時序和功能，如果忽視它們的存在，很可能導(dǎo)致芯片設(shè)計(jì)的失敗。電源網(wǎng)格中的大電流也會引起電遷移(EMI)效應(yīng)，在芯片的正常壽命時間內(nèi)會引起電源網(wǎng)格的金屬線性能劣化。這些不良效應(yīng)最終將造成代價不菲的現(xiàn)場故障和嚴(yán)重的產(chǎn)品可靠性問題。

電源網(wǎng)格的IR壓降和地線反彈

引起VDD網(wǎng)絡(luò)上IR壓降的原因是，晶體管或門的工作電流從VDD I/O引腳流出后要經(jīng)過電源網(wǎng)格的RC網(wǎng)絡(luò)，從而使到達(dá)器件的VDD電壓有所下降。地線反彈現(xiàn)象與此類似，電流流回VSS引腳時也要經(jīng)過RC網(wǎng)絡(luò)，從而導(dǎo)致到達(dá)器件的VSS電壓有所上升。更加精細(xì)的設(shè)計(jì)工藝和下一代設(shè)計(jì)技術(shù)使新的設(shè)計(jì)在IR壓降或地線反彈方面要承受更大的風(fēng)險。電源網(wǎng)格上的IR壓降主要影響時序，它會降低門的驅(qū)動能力，增加整個路徑的時延。一般情況下，供電電壓下降5%會使時延增加15%以上。時鐘緩沖器的時延會由于IR壓降增加1倍以上。當(dāng)時鐘偏移范圍在100ps內(nèi)時，這樣的時延增幅將是非常危險的。可以想象一下集中配置的關(guān)鍵路徑上發(fā)生這種未期而至的延時會出現(xiàn)什么樣的情景，顯然，設(shè)計(jì)的性能或功能將變得不可預(yù)測。理想情況下，要想提高設(shè)計(jì)精度，其時序計(jì)算必須考慮最壞情況下的IR壓降。

電源網(wǎng)格分析方法主要有靜態(tài)和動態(tài)兩種方法。

靜態(tài)電源網(wǎng)格分析

靜態(tài)電源網(wǎng)格分析法無需額外的電路仿真即能提供全面的覆蓋。大多數(shù)靜態(tài)分析法都基于以下一些基本概念：

1.提取電源網(wǎng)格的寄生電阻;

2.建立電源網(wǎng)格的電阻矩陣;

3.計(jì)算與電源網(wǎng)格相連的每個電阻或門的平均電流;

4.根據(jù)晶體管或門的物理位置，將平均電流分配到電阻矩陣中;

5.在每個VDD I/O引腳上將VDD源應(yīng)用到矩陣;

6.利用靜態(tài)矩陣解決方案計(jì)算流經(jīng)電阻矩陣的電流和IR壓降;

由于靜態(tài)分析法假設(shè)VDD和VSS之間的去耦電容足夠?yàn)V除IR壓降或地線反彈的動態(tài)峰值，因此其結(jié)果非常接近電源網(wǎng)格上動態(tài)轉(zhuǎn)換的效果。

靜態(tài)分析法的主要價值體現(xiàn)在簡單和全面覆蓋。由于只需要電源網(wǎng)格的寄生電阻，因此提取的工作量非常小。而且每個晶體管或門都提供對電源網(wǎng)格的平均負(fù)載，因此該方法能夠全面覆蓋電源網(wǎng)格，但它的主要挑戰(zhàn)在于精度。靜態(tài)分析法沒有考慮本地動態(tài)效應(yīng)和封裝傳導(dǎo)效應(yīng)(Ldi/dt)，如果電源網(wǎng)格上沒有足夠的去耦電容，那么這二者都會導(dǎo)致進(jìn)一步的IR壓降和地線反彈。

動態(tài)電源網(wǎng)格分析

動態(tài)電源網(wǎng)格分析法不僅要求提取電源網(wǎng)格的寄生電阻，還要求提取寄生電容，并要完成電阻RC矩陣的動態(tài)電路仿真。動態(tài)電源網(wǎng)格分析法的典型步驟是：

1.提取電源網(wǎng)格的寄生電阻和電容;

2.提取信號網(wǎng)絡(luò)的寄生電阻和電容;

3.提取設(shè)計(jì)網(wǎng)表;

4.根據(jù)提取的寄生電阻、電容值和網(wǎng)表生成電路網(wǎng)表;

5.依據(jù)仿真向量集執(zhí)行電路仿真，主要仿真晶體管或門的動態(tài)轉(zhuǎn)換以及該轉(zhuǎn)換對電源網(wǎng)格的影響。

動態(tài)分析法的主要價值體現(xiàn)在它的精度。由于分析的依據(jù)是電路仿真，IR壓降和地線反彈結(jié)果將是非常精確的，并考慮了本地動態(tài)效應(yīng)和封裝傳導(dǎo)效應(yīng)。中大網(wǎng)校小編收集

但動態(tài)分析法面臨的挑戰(zhàn)也是十分艱巨的，原因在于：

1.寄生提取要求非常高，因?yàn)樾枰崛‰娫淳W(wǎng)格的電阻和電容以及(至少)信號網(wǎng)絡(luò)的電容。

2.電路仿真的對象非常多，會使電路仿真引擎滿負(fù)荷工作。

3.用作激勵信號的向量集在決定輸出質(zhì)量時起著重要的作用。如果沒有采用完整的測試向量集，那么結(jié)果將是令人懷疑的，因?yàn)殡娫淳W(wǎng)格的某些部分可能沒有被仿真到。

4.最后，由于單個電源網(wǎng)格就有如此多的考慮因素，基于全面動態(tài)仿真的電源網(wǎng)格分析法將難以適應(yīng)設(shè)計(jì)規(guī)模的進(jìn)一步增加。

許多追求動態(tài)效應(yīng)的電源網(wǎng)格分析法必須求助于RC壓縮技術(shù)才能管理大量的仿真數(shù)據(jù)，然而這樣做與動態(tài)分析法的主要價值-高精度是互相矛盾的。電源網(wǎng)格的RC壓縮化會導(dǎo)致分析結(jié)果的精度下降，甚至?xí)谏w真正的EMI問題。

電遷移和全芯片EMI分析

電源網(wǎng)格的電遷移是由流經(jīng)金屬線與通孔的平均電流引起的一種直流現(xiàn)象。這是深亞微米電源網(wǎng)格設(shè)計(jì)中出現(xiàn)的另外一種重要問題。大電流密度與窄線寬會引起EMI，而由EMI造成的故障可能是災(zāi)難性的。這些故障一般都發(fā)生在用戶那兒，此時芯片早已安裝在系統(tǒng)中的基板上了，如果真的出問題，就可能會導(dǎo)致設(shè)計(jì)被召回。中大網(wǎng)校小編收集

雖然EMI可能會造成電源網(wǎng)格中的電路開路或短路，但最常見的影響還是電源網(wǎng)格路徑中電阻值的增加，由此引起IR壓降或地線反彈，從而影響到芯片的時序。這也是一個設(shè)計(jì)為什么最初工作正常且符合規(guī)范，但后來發(fā)生故障的原因所在。EMI設(shè)計(jì)的指導(dǎo)性依據(jù)是平均電流水平，其實(shí)最終還是取決于信號線電容。

相關(guān)文章：

2013年中級質(zhì)量工程師考試中級理論與實(shí)務(wù)知識點(diǎn)匯總

2013年中級質(zhì)量工程師考試：電線電纜行業(yè)詞匯對照匯總

更多關(guān)注：質(zhì)量工程師考試成績查詢  合格標(biāo)準(zhǔn) 考試培訓(xùn)  考試用書   短信提醒

（責(zé)任編輯：中大編輯）

共2頁,當(dāng)前第1頁  第一頁  前一頁  下一頁